مهندسی ناحیه رانشی برای بهبود عملکرد ترانزیستورهای soi ldmos

چکیده : در این پایان نامه، ما یک ترانزیستور soi ldmos جدید به منظور بدست آوردن ولتاژ شکست بالا ارائه کرده ایم. ساختار پیشنهادی از چندین چاه n و p+ که به صورت پریودیک در اکسید مدفون قرار گرفته اند، شکل گرفته است. بنابراین ما ساختار پیشنهادی را ترانزیستور با چاه های چندگانه (mdw-ldmos) نامیدیم. ایده کلیدی در این کار افزایش میدان الکتریکی در لایه اکسید مدفون و بهینه کردن میدان الکتریکی در ناحیه رانشی می باشد، که هر دو آن ها منجر به افزایش ولتاژ شکست خواهد شد. بر اساس پیوستگی بردار جابه جایی الکتریکی، یون های دهنده در چاه های n به طور موثری میدان الکتریکی لایه اکسید مدفون را افزایش و میدان الکتریکی ماده سیلیسیوم را کاهش می دهند. همچنین، چاه های چندگانه با ایجاد چندین پیک اضافه در توزیع میدان الکتریکی، توزیع میدان سطحی در ناحیه رانشی را یکنواخت تر می کنند. علاوه بر این، چاه های n با تزریق الکترون های بیشتر در ناحیه رانشی باعث بهبود جریان درین می شوند. نتایج شبیه سازی عددی دو بعدی ما نشان می دهد که ولتاژ شکست و جریان درین ساختار جدید به ترتیب 370% و 60% در مقایسه با ساختار متداول بهبود یافته اند.